英特尔已经展示了所设计的下一代芯片。这种新的晶体管设计采用一种三维电子门（gate），而不是平面电子门，投产将会在公司工厂进行，时间是明年。公司表示，这种三维结构可实现双倍的芯片密度，同时提高性能，降低功耗。这款设计首次推出时将用于公司的核心处理器芯片，用在台式机上。之后，它们将被整合到英特尔的移动和手持设备芯片系列，这些产品被称为“原子”。

　　英特尔表示，制造这种芯片将是首次大量生产三维晶体管。这种新芯片快了37%，这是对比公司目前的芯片速度，因为要运行于低电压，保持低功耗。它们只需要一半的功耗，就可实现给定的开关速度（switching speed）。功耗很重要，在手持设备中，这是因为它决定电池寿命。这同样至关重要的是在高耗电服务器群（server farms）中，这些服务器群构成云。

　　目前市场上最好的芯片是使用平面晶体管，属于32纳米的尺寸。下一代将使用22纳米的晶体管。为了集成更强的处理能力，实现更小的尺寸，又不让功率太高，该公司不得不转向新的设计。“规制平面设备变得极端困难，”威廉•霍尔特（William Holt）说，他是英特尔技术和制造集团总经理。该公司22纳米芯片的制备将全部采用三维晶体管。

　　当变得越来越小时，传统的晶体管就会出现一种问题，称为泄漏。这意味着，当晶体管处于“关闭”状态时，仍然有少量电流流过。这会导致错误，而且费电。英特尔称，这种三维设计较少出现这种问题。

　　传统的晶体管使用金属电极，称为电子门，用以控制电子流，穿过平面信道（channel），是在硅基板上进行。当电流在电子门足够高时，电子就会流过源极和漏电极（source and drain electrodes）之间的信道。英特尔公司的三维设计具有这些相同的基本元素。但是，信道不是平面的，而是一种凸起的“鳍”状硅，环绕在它三面的是电子门。这就实现了更紧密的联系，就是电子门和信道之间的联系，这反过来又可以更好地控制，大大减少渗漏。连通一组电极与多个“鳍”，就在一个晶体管中，这样，公司制成的晶体管就可运行更大的驱动电流（drive current），更有利于高性能运行。

　　自2002年以来，该公司一直在开发三栅极晶体管（tri-gate transistor）。“真正的挑战是做好准备进行生产，”马克•玻尔（Mark Bohr）说，他是英特尔高级研究员。玻尔推测，该公司这项技术领先三年，超过其他芯片制造商。

　　英特尔说，生产三维晶体管不要求任何新的制造技术。额外的蚀刻步骤将使生产成本小幅度增加。

　　该公司表示，三维设计比例甚至会进一步走向下一代芯片，将使用14纳米的晶体管。此外，它会需要一些新的东西。“我们确实处在一个时代，我们不能再缩小晶体管尺寸并期望显著的效益，”波尔说。“我们必须不断创新，创造新的结构和材料。”